Вычитатель - Subtractor

В электроника, а вычитатель могут быть разработаны с использованием того же подхода, что и сумматор. В двоичный процесс вычитания кратко описан ниже. Как и в случае с сумматором, в общем случае вычислений на многобитовых числах три биты участвуют в выполнении вычитания для каждого бита разница: the уменьшаемое (), вычитаемое (), и заимствование из предыдущей (менее значимой) позиции битового порядка (). Выходы - это бит разности () и заимствовать немного . Вычитание лучше всего понять, если учесть, что оба бита вычитания и заимствования имеют отрицательные веса, тогда как биты X и D положительны. Операция, выполняемая вычитателем, заключается в перезаписи (который может принимать значения -2, -1, 0 или 1) в качестве суммы .

Вычитатели обычно реализуются в двоичном сумматоре за небольшую плату при использовании стандартного два дополнения обозначение, предоставляя селектор сложения / вычитания для переноса и инвертируя второй операнд.

(определение обозначения дополнения до двух)

Половинный вычитатель

Логическая схема для половинного вычитателя

Полувычитатель - это комбинационная схема который используется для вычитания двух битов. Имеет два входа: уменьшаемое и вычитаемое и два вывода разница и заимствовать . Сигнал заимствования устанавливается, когда вычитателю необходимо заимствовать следующую цифру при многозначном вычитании. То есть, когда . С и биты, если и только если и . Важный момент, о котором стоит упомянуть, заключается в том, что на диаграмме половинного вычитателя и нет поскольку на диаграмме задается

.

Это важное различие, поскольку само вычитание коммутативный, но разница немного рассчитывается с использованием Ворота XOR который коммутативен.

Полувычитатель, использующий только вентиль NAND.
Полувычитатель, использующий только вентиль NAND.

В таблица истинности для половинного вычитателя:

ВходыВыходы
ИксYDBиз
0000
0111
1010
1100

Используя таблицу выше и Карта Карно, находим следующие логические уравнения для и :

.

Следовательно, упрощенная схема полувычитания, преимущественно избегающая пересекающихся трасс, а также отрицательного логического элемента:

      X ── XOR ─┬─────── | XY |, равно 0, если X равно Y, в противном случае 1 ┌──┘ └──┐ Y ─┴─────── И ── заимствовать, является 1, если Y> X, 0 в противном случае

где строки справа - это выходы, а другие (сверху, снизу или слева) - входы.

Полный вычитатель

Полный вычитатель - это комбинационная схема который используется для вычитания трех входных биты: минус , вычесть , и заимствовать в . Полный вычитатель генерирует два выходных бита: разность и заимствовать . устанавливается, когда предыдущая цифра заимствована из . Таким образом, также вычитается из а также вычитаемое . Или символами: . Как и половинный вычитатель, полный вычитатель генерирует заимствование, когда ему нужно заимствовать из следующей цифры. Поскольку мы вычитаем и из , заем должен быть сгенерирован, когда . Когда создается заем, к текущей цифре добавляется 2. (Это похоже на алгоритм вычитания в десятичном виде. Вместо добавления 2 мы прибавляем 10 при заимствовании.) Следовательно, .

Full-sub-Fixed.svg

Таблица истинности для полного вычитателя:

ВходыВыходы
ИксYBвDBиз
00000
00111
01011
01101
10010
10100
11000
11111

Следовательно, уравнение выглядит так:


Смотрите также

Рекомендации

  • Основы цифровой электроники Элайджа Мванги

внешняя ссылка