Сравнение микроархитектур ЦП - Comparison of CPU microarchitectures
Ниже приводится сравнение ЦПУ микроархитектуры.
| Микроархитектура | Год | Этапы трубопровода | Разное |
|---|---|---|---|
| Эльбрус-8С | 2014 | VLIW, Эльбрус (собственный, закрытый) версия 5, 64-бит | |
| AMD K5 | 1996 | 5 | Суперскаляр, предсказание ветвления, спекулятивное исполнение, внеочередное исполнение, зарегистрируйте переименование[1] |
| AMD K6 | 1997 | 6 | Суперскаляр, предсказание ветвления, спекулятивное исполнение, внеочередное исполнение, зарегистрируйте переименование[2] |
| AMD K6-III | 1999 | Прогноз ветвления, спекулятивное исполнение, внеочередное исполнение[3] | |
| AMD K7 | 1999 | Выполнение вне очереди, прогнозирование ветвлений, Гарвардская архитектура | |
| AMD K8 | 2003 | 64-кусочек, встроенный контроллер памяти, 16 байт предварительная выборка инструкций | |
| AMD K10 | 2007 | Суперскаляр, исполнение вне очереди, 32-канальный ассоциативный набор L3 кеш жертвы, 32-байтовая инструкция предварительная выборка | |
| ARM7TDMI (-S) | 2001 | 3 | |
| ARM7EJ-S | 2001 | 5 | |
| ARM810 | 5 | статическое предсказание переходов, память с двойной полосой пропускания | |
| ARM9 TDMI | 1998 | 5 | |
| ARM1020E | 6 | ||
| XScale PXA210 / PXA250 | 2002 | 7 | |
| ARM1136J (F) -S | 8 | ||
| ARM1156T2 (F) -S | 9 | ||
| ARM Cortex-A5 | 8 | Многоядерный, одиночный выпуск, по порядку | |
| ARM Cortex-A7 MPCore | 8 | Частичный двухэтапный, упорядоченный, двухсторонний набор ассоциативных инструкций уровня 1 | |
| ARM Cortex-A8 | 2005 | 13 | Двойная выдача, упорядоченное, спекулятивное исполнение, суперскалярное, двустороннее конвейерное декодирование |
| ARM Cortex-A9 MPCore | 2007 | 8–11 | Неисправный, спекулятивный выпуск, суперскаляр |
| ARM Cortex-A15 MPCore | 2010 | 15 | Многоядерный (до 16), вышедший из строя, спекулятивная проблема, 3-полосный суперскаляр |
| ARM Cortex-A53 | 2012 | Частичная двойная выдача, в порядке | |
| ARM Cortex-A55 | 2017 | 8 | упорядоченное, спекулятивное исполнение |
| ARM Cortex-A57 | 2012 | Сильно вышедший из строя, широкий, многоцелевой, 3-сторонний суперскаляр | |
| ARM Cortex-A72 | 2015 | ||
| ARM Cortex-A73 | 2016 | Неупорядоченный суперскаляр | |
| ARM Cortex-A75 | 2017 | 11–13 | Суперскаляр вне очереди, спекулятивное исполнение, переименование регистров, трехсторонний |
| ARM Cortex-A76 | 2018 | 13 | Неупорядоченное суперскалярное 4-канальное конвейерное декодирование |
| ARM Cortex-A77 | 2019 | 13 | Неупорядоченный суперскаляр, спекулятивное выполнение, переименование регистров, 6-стороннее конвейерное декодирование, 10 выпусков, прогнозирование ветвлений, кэш L3 |
| ARM Cortex-A78 | 2020 | 13 | Неупорядоченный суперскаляр, переименование регистров, 4-стороннее конвейерное декодирование, 6 инструкций на цикл, прогнозирование ветвлений, кэш L3 |
| ARM Cortex-X1 | 2020 | 13 | 5-разрядный суперскаляр для декодирования вне порядка, кэш L3 |
| AVR32 AP7 | 7 | ||
| AVR32 UC3 | 3 | Гарвардская архитектура | |
| Рысь | 2011 | Внеочередное исполнение | |
| Бульдозер | 2011 | 20 | Общий многопоточный кэш L2, многопоточность, многоядерный, конвейер длиной около 20 этапов, встроенный контроллер памяти, неупорядоченный, суперскалярный, до 16 ядер на чип, кэш L3 до 16 МБ, виртуализация, Turbo Core, FlexFPU, который использует одновременная многопоточность[4] |
| Копер | 2012 | Общий многопоточный кэш L2, многопоточность, многоядерность, около 20 этапов конвейера, интегрированный контроллер памяти, вышедший из строя, суперскаляр, кэш L2 до 16 МБ, кэш L3 до 16 МБ, виртуализация, FlexFPU, которые используют одновременная многопоточность,[4] до 16 ядер на чип, тактовая частота до 5 ГГц, до 220 Вт TDP, Turbo Core | |
| Каток | 2014 | Многоядерный, предсказание переходов | |
| Экскаватор | 2015 | 20 | Многоядерный |
| Дзен | 2017 | 19 | Многоядерный, суперскалярный, 2-сторонняя одновременная многопоточность, 4-стороннее декодирование, выполнение вне очереди, кэш L3 |
| Дзен + | 2018 | Многоядерный, кэш L3 | |
| Дзен 2 | 2019 | Многочиповый модуль, многоядерный, кэш L3 | |
| Дзен 3 | 2020 | ||
| Крузо | 2000 | Выполнение по порядку, 128-битный VLIW, встроенный контроллер памяти | |
| Efficeon | 2004 | Выполнение по порядку, 256-битный VLIW, полностью интегрированный контроллер памяти | |
| Cyrix Cx5x86 | 1995 | 6[5] | Прогноз ветвления |
| Cyrix 6x86 | 1996 | Суперскаляр, суперконвейер, переименование регистров, спекулятивное исполнение, исполнение вне очереди | |
| DLX | 5 | ||
| eSi-3200 | 5 | По порядку, спекулятивный выпуск | |
| eSi-3250 | 5 | По порядку, спекулятивный выпуск | |
| EV4 (Альфа 21064) | Суперскаляр | ||
| EV7 (Альфа 21364) | Суперскалярный дизайн с выполнением вне очереди, предсказанием ветвлений, 4-сторонней одновременной многопоточностью, встроенным контроллером памяти | ||
| EV8 (Альфа 21464) | Суперскалярный дизайн с нестандартным исполнением | ||
| 65 тыс. | Сверхнизкое энергопотребление, переименование регистров, выполнение вне очереди, предсказание ветвлений, многоядерный модуль, возможность достижения более высоких тактовых частот | ||
| P5 (Pentium) | 1993 | 5 | Суперскаляр |
| P6 (Pentium Pro ) | 14 | Спекулятивное исполнение, переименование регистров, суперскалярный дизайн с исполнением вне очереди | |
| P6 (Pentium II ) | 14[6] | Прогноз ветвления | |
| P6 (Pentium III ) | 1995 | 14[6] | |
| Intel Itanium "Мерсед" | 2001 | Одноядерный, кэш L3 | |
| Intel Itanium 2 "McKinley" | 2002 | 11[7] | Спекулятивное исполнение, предсказание ветвления, переименование регистра, 30 исполнительные единицы, многопоточность, многоядерный, крупнозернистая многопоточность, двухсторонняя одновременная многопоточность, Двухдоменная многопоточность, Турбо ускорение, Виртуализация, VLIW, RAS с расширенной архитектурой проверки машин, технологией воспроизведения инструкций, технологией Cache Safe, технологией Enhanced SpeedStep |
| Intel NetBurst (Willamette ) | 2000 | 20 | 2 пути одновременная многопоточность (Hyper Threading ), Rapid Execution Engine, Execution Trace Cache, Front-Side Bus с четырьмя прокачками, Hyper-pipelines, суперскаляр, неупорядоченный |
| NetBurst (Northwood ) | 2002 | 20 | 2-сторонняя одновременная многопоточность |
| NetBurst (Прескотт ) | 2004 | 31 | 2-сторонняя одновременная многопоточность |
| NetBurst (Кедровая мельница ) | 2006 | 31 | 2-сторонняя одновременная многопоточность |
| Intel Основной | 2006 | 12 | Многоядерный, вышедший из строя, 4-канальный суперскаляр |
| Intel Atom | 16 | Двусторонняя одновременная многопоточность, по порядку, без переупорядочивания инструкций, спекулятивного выполнения или переименования регистров | |
| Intel Atom Дубовая тропа | Двусторонняя одновременная многопоточность, по порядку, пакетный режим, кэш L2 512 КБ | ||
| Intel Atom Боннель | 2008 | SMT | |
| Intel Atom Silvermont | 2013 | Внеочередное исполнение | |
| Intel Atom Goldmont | 2016 | Многоядерность, исполнение вне очереди, суперскалярный конвейер шириной 3, кэш L2 | |
| Intel Atom Голдмонт Плюс | 2017 | Многоядерный | |
| Intel Atom Tremont | 2019 | Многоядерный, суперскалярный, исполнение вне очереди, спекулятивное исполнение, переименование регистров | |
| Intel Atom Gracemont | 2021 | Многоядерный, суперскалярный, внеплановое исполнение, спекулятивное исполнение, переименование регистров | |
| Nehalem | 2008 | 14 | 2-поточная одновременная многопоточность, неупорядоченная, 6-поточная суперскалярная, встроенный контроллер памяти, кэш L1 / L2 / L3, Turbo Boost |
| Песчаный Мост | 2011 | 14 | Двусторонняя одновременная многопоточность, многоядерность, встроенная графика и контроллер PCIe, системный агент со встроенной памятью и контроллером дисплея, кольцевое соединение, кэш L1 / L2 / L3, кэш микроопераций, 2 потока на ядро, Turbo Boost, |
| Intel Haswell | 2013 | 14–19 | SoC дизайн, многоядерный, многопоточность, двухсторонняя одновременная многопоточность, аппаратная транзакционная память (в некоторых моделях), L4 тайник (в моделях GT3), Турбо ускорение, внеочередное исполнение, суперскалярный, до 8 МБ L3 тайник (mainstream), до 20 МБ кэш-памяти L3 (Extreme) |
| Broadwell | 2014 | 14–19 | Многоядерный, многопоточность |
| Skylake | 2015 | 14–19 | Многоядерный, кэш L4 на некоторых моделях Skylake-R, Skylake-U и Skylake-Y. На упаковке PCH на моделях U, Y, m3, m5 и m7. |
| Kaby Lake | 2016 | 14–19 | Многоядерный кэш L4 на некоторых моделях с низким и сверхнизким энергопотреблением (Kaby Lake-U и Kaby Lake-Y), |
| Intel Sunny Cove | 2019 | 14–20 | Многоядерная, 2-поточная многопоточность |
| Intel Willow Cove | 2020 | Многоядерный | |
| Intel Ксеон Пхи 7120x | 2013 | 7-ступенчатый целочисленный, 6-ступенчатый вектор | Многоядерный, многопоточность, 4 аппаратных одновременных потока на каждое ядро, которые нельзя отключить в отличие от обычных Hyper Threading, Многопоточность с временным уплотнением, 61 ядро на кристалл, 244 потока на кристалл, 30,5 МБ Кэш L2, 300 Вт TDP, Турбо ускорение, упорядоченные трубопроводы двойного выпуска, сопроцессор, Ускоритель с плавающей запятой, ширина 512 бит Вектор -FPU |
| Решетка | 2006 | 6 | Гарвардская архитектура |
| Nvidia Carmel | 2018 | Многоядерный, 10-канальный суперскаляр | |
| МОЩНОСТЬ1 | 1990 | Суперскаляр, исполнение вне очереди | |
| МОЩНОСТЬ3 | 1998 | Суперскаляр, исполнение вне очереди | |
| МОЩНОСТЬ4 | 2001 | Суперскаляр, спекулятивное исполнение, исполнение вне очереди | |
| МОЩНОСТЬ5 | 2004 | 2-сторонняя одновременная многопоточность, исполнение вне очереди, интегрированная контроллер памяти | |
| IBM МОЩНОСТЬ6 | 2007 | 2 пути одновременная многопоточность, пошаговое исполнение, до 5 ГГц | |
| IBM POWER7 + | Многоядерный, многопоточный, неупорядоченный, суперскалярный, 4 интеллектуальных одновременных потока на ядро, 12 исполнительных блоков на ядро, 8 ядер на чип, кэш L3 80 МБ, истинный аппаратный генератор энтропии, аппаратное криптографическое ускорение, фиксированное единица измерения с запятой, десятичная единица с фиксированной запятой, Turbo Core, десятичный блок с плавающей запятой | ||
| IBM Клетка | 2006 | Многоядерный, многопоточный, двухсторонняя одновременная многопоточность (PPE), Элемент процессора питания, Элементы синергетической обработки, шина межсоединения элементов, выполнение по порядку | |
| IBM Циклоп64 | Многоядерный, многопоточность, 2 потока на ядро, по порядку | ||
| IBM zEnterprise zEC12 | 15/16/17 | Многоядерный, 6 ядер на чип, до 5,5ГГц, суперскалярный, вышедший из строя, 48МБ Кэш L3, общий кэш L4 384 МБ | |
| IBM A2 | 15 | многоядерный, 4-полосный одновременный многопоточный | |
| PowerPC 401 | 1996 | 3 | |
| PowerPC 405 | 1998 | 5 | |
| PowerPC 440 | 1999 | 7 | |
| PowerPC 470 | 2009 | 9 | Симметричная многопроцессорная обработка (SMP) |
| PowerPC e300 | 4 | Суперскаляр, предсказание ветвлений | |
| PowerPC e500 | Двойной 7 этап | Многоядерный | |
| PowerPC e600 | 3 выпуск 7 этап | Суперскалярное исполнение вне очереди, предсказание переходов | |
| PowerPC e5500 | 2010 | 4 выпуск 7 этап | Не в порядке, многоядерный |
| PowerPC e6500 | 2012 | Многоядерный | |
| PowerPC 603 | 4 | 5 исполнительных блоков, предсказание ветвлений, без SMP | |
| PowerPC 603q | 1996 | 5 | Чтобы |
| PowerPC 604 | 1994 | 6 | Суперскаляр, исполнение вне очереди, 6 исполнительных блоков, поддержка SMP |
| PowerPC 620 | 1997 | 5 | Выполнение вне очереди, поддержка SMP |
| PWRficient PA6T | 2007 | Суперскаляр, исполнение вне очереди, 6 исполнительных единиц | |
| R4000 | 1991 | 8 | Скалярный |
| СтронгАРМ СА-110 | 1996 | 5 | Скалярный, по порядку |
| SuperH SH2 | 5 | ||
| SuperH SH2A | 2006 | 5 | Суперскаляр, Гарвардская архитектура |
| SPARC | Суперскаляр | ||
| hyperSPARC | 1993 | Суперскаляр | |
| SuperSPARC | 1992 | Суперскаляр, в порядке | |
| SPARC64 VI / VII / VII + | 2007 | Суперскаляр, вышедший из строя[8] | |
| UltraSPARC | 1995 | 9 | |
| UltraSPARC T1 | 2005 | 6 | Открытый исходный код, многопоточность, многоядерность, 4 потока на ядро, скалярный, упорядоченный, встроенный контроллер памяти, 1 FPU |
| UltraSPARC T2 | 2007 | 8 | Открытый исходный код, многопоточность, многоядерность, 8 потоков на ядро |
| SPARC T3 | 2010 | 8 | Многопоточность, многоядерность, 8 потоков на ядро, SMP, 16 ядер на микросхему, 2 МБ кэш-памяти L3, по порядку, аппаратный генератор случайных чисел |
| Oracle SPARC T4 | 2011 | 16 | Многопоточность, многоядерность, 8 мелкозернистых потоков на ядро, 2 из которых могут выполняться одновременно, 2-сторонняя одновременная многопоточность, SMP, 8 ядер на кристалл, не в порядке, кэш L3 4 МБ, не в порядке, аппаратный генератор случайных чисел |
| Корпорация Oracle SPARC T5 | 2013 | 16 | Многопоточность, многоядерный, 8 мелкозернистых потоков на ядро, 2 из которых могут выполняться одновременно, двухсторонний одновременная многопоточность, 16 ядер на чип, вне очереди, 16-сторонняя ассоциативная общая кэш-память L3 объемом 8 МБ, аппаратное криптографическое ускорение, блок потоковой обработки, выполнение вне очереди, функции RAS, 16 криптография единиц на чип, аппаратный генератор случайных чисел |
| Oracle SPARC M5 | 16 | Многопоточность, многоядерность, 8 мелкозернистых потоков на ядро, 2 из которых могут выполняться одновременно, 2-сторонняя одновременная многопоточность, 6 ядер на чип, не по порядку, кэш L3 48 МБ, выполнение вне очереди, функции RAS, блок потоковой обработки, аппаратное криптографическое ускорение, 6 блоков криптографии на чип, аппаратный генератор случайных чисел | |
| Fujitsu SPARC64 X | Многопоточность, многоядерность, двухсторонняя одновременная многопоточность, 16 ядер на чип, не в порядке, кэш L2 24 МБ, не в порядке, функции RAS | ||
| Воображение Технологии MIPS воин | |||
| VIA C7 | 2005 | Исполнение в порядке | |
| ВИА Нано (Исайя) | 2008 | Суперскалярное исполнение вне очереди, предсказание переходов, 7 исполнительных единиц | |
| WinChip | 1997 | 4 | Исполнение в порядке |
Смотрите также
Рекомендации
- ^ Согласно паспорту AMD K5. Дизайн вобрал в себя множество идей и функциональных деталей от Am29000 драмов 32-битный микропроцессор RISC.
- ^ Согласно паспорту AMD K6. Дизайн основан на Nx686 от NexGen и поэтому не является прямым преемником K5.
- ^ «Продукты, которые мы разрабатываем». amd.com. Получено 19 января 2014.
- ^ а б "wp-content / uploads / 2013/07 / AMD-Steamroller-vs-Bulldozer". cdn3.wccftech.com. Получено 19 января 2014.
- ^ «Cyrix 5x86 (« M1sc »)». pcguide.com. Получено 19 января 2014.
- ^ а б "Информатика 246: Компьютерная архитектура" (PDF). Гарвардский университет. Архивировано из оригинал (PDF) 24 декабря 2013 г.. Получено 23 декабря 2013.
Трубопровод P6
- ^ Руководство разработчика аппаратного обеспечения для процессоров Intel Itanium 2. п. 14. http://www.intel.com/design/itanium2/manuals/25110901.pdf (2002) Проверено 28 ноября 2011 г.
- ^ «Многоядерный процессор серии SPARC64: Fujitsu Global». fujitsu.com. Получено 19 января 2014.
